カレントミラーの精度 

  カレントミラーの精度は、複数の要因で決まります。要因は、製造工程上のバラツキ、回路構成、レイアウトの仕方です。全ての要因に目を向けないといけないため、単純には設計できませんが、1つ1つ丁寧に解きほぐしていくことで、それぞれの要因に対する設計方針を明確にすることができます。

  やはり、考え方の出発点は、飽和領域でのドレイン電流の式 Ids = 1/2 μ Cox W/L (Vgs - Vth)^2 (1 + λ Vds) です。ミラー元とミラー先の2つの MOS の各パラメータ(μ, Cox, W, L, Vgs, Vth, λ, Vds)は、全て異なります。一致させるためには、原子レベルでの操作が必要になり、それは現在の LSI の製造技術では不可能です。それでは全てのパラメータに気を配らないといけないかというと、そうでもありません。経験的に、どのパラメータがカレントミラーの精度を左右するかが分かっています。

  第一に考慮すべきパラメータは Vth です。これは、LSI の製造工程でバラつきます。ここで、1つ注意が必要です。LSI の製造工程上のバラツキといった時に、それが、異なるチップ同士のバラツキなのか、同一のチップ内の異なる MOS 同士のバラツキなのかをはっきりさせておかないといけません。カレントミラーの精度に関係するバラツキは、後者の方です。アナログ CMOS 回路において、電流をコピーする手法が広く使われている理由は、LSI の製造工程上でミラー元とミラー先の MOS の各パラメータがバラついたとしても、同一チップ内では2つの MOS のパラメータが同じように変化し、結局両者にはほぼ同じ電流が流れるという発想に基づいて設計するためです。シミュレーション用の SPICE モデルで、typ とか slow とか fast といったバラツキに応じたモデルが用意されていることがよくありますが、カレントミラーの精度は、このバラツキの影響を直接的に受けるわけではありません。

  異なるチップ間での Vth のバラツキは、プロセスによって大きく異なりますが、100 mV 程度が一般的でしょう。一方で、同一のチップ内での MOS のバラツキは、それに比べるととても小さく、アナログ回路に使うようなプロセスでは数 mV 〜 10 数 mV 程度が一般的だと思います。この数値は、レイアウトの仕方によって変化しますので、プロセスから提供される情報をしっかりと把握しておくことが大切です。とても小さい値であるため、一見すると設計に考慮する必要がないように見えるかもしれませんが、実際には無視してはいけません。この数 mV という数値は、オーバードライブ電圧を 0.1 V 〜 0.15 V に設定するということと強くリンクします(オーバードライブ電圧はこのページを参照)。もし仮に、ミラー元とミラー先の Vth の差が 5 mV だったとします。オーバードライブ電圧を 0.1 V にしていた場合、両者の電流の差は、(0.105/0.100)^2 = 1.10 と 10% も変わってしまいます(飽和領域のドレイン電流は、オーバードライブ電圧の2乗に比例)。たった 5 mV の差であっても無視できません。もしオーバードライブ電圧を 0.15 V にしていたとしたら、電流値の差は (0.155/0.150)^2 = 1.07 と 7% まで低減します。これでも気になるようであれば、オーバードライブ電圧をもっと大きくします。

  ただし、通常のアナログ CMOS 回路では、オーバードライブ電圧を大きくし過ぎると、入出力電圧範囲が小さくなってしまう傾向にあります(このページを参照)。そのため、オーバードライブ電圧を調整することでカレントミラーの精度を上げるには限度があります。そこで、次に注目すべきなのは、同一チップ内での Vth のバラツキは MOS のゲートの面積の 1/2 乗(WL)^0.5 に依存する、というプロセスの特徴です。一般的なプロセスでは、面積を大きくするほど Vth の相対的なバラツキが小さくなってきます。これは、サイズを大きくするほど、プロセスの微細加工の精度の粗(あら)が緩和されるためで、直感的にも容易に想像がつきます。よって、ミラーの精度を上げるためにオーバードライブ電圧を増加することに限界が見えたら、レイアウトを面積を犠牲にして MOS サイズを大きくします。ドレイン電流を変えない限り、単に L 長を大きくするだけでは、オーバードライブ電圧が大きくなってしまいますので、W も同時に大きくしなければならないことに注意しましょう。

  「同一チップ内での Vth のバラツキに対しては、オーバードライブ電圧と MOS サイズの調整で対処する。」これが、カレントミラーの精度を悪化させる第一の要因である、同一チップ内の Vth のバラツキに対する対策方法です。

  それでは続いて、他の要因にも目を向けていきたいと思います。

 

 

カスコードカレントミラー」へ

目次へ

戻る