オペアンプ その3 

 「オペアンプを要素に分解する」 

  たった7個の MOS のオペアンプでも、多くの要素によって成り立っています。そのため、7trの2段アンプを勉強すれば、アナログ CMOS 回路の肝になる項目を多く習得できます。参考書「OPアンプ実務設計」もこの観点に基づいて書かれており、頭を整理するのに大変役立ちます。

  オペアンプは多くの要素によって成り立ちますが、その要素の全てを細かく理解する必要はありません。仕事や研究に必要な設計レベルに見合う知識を体得してさえいれば十分です。段階を経て、少しずつレベルアップしていけばいいと思います。

  それでは、7trの2段アンプを要素に分解していきます。この回路は、大きく2つの回路ブロックに分けることができます。はじめの5個の MOS から成る「差動段」と、次の2個の MOS から成る「出力段」です。大雑把に言うと、「差動段」は、入力を2つにする役割を持ちます。ご存知の通り、オペアンプの定義は、Vout = A(Vin+ − Vin-) という式が成り立つことが前提ですので、入力は2つないといけません。

  「出力段」は、ゲインとドライブ能力を高めることを役割とします。つまり、前述の式を成り立たせるオペアンプ回路を作るだけが目的であれば、「出力段」は必要ありません。「差動段」だけでオペアンプ回路になります。MOS のサイズや消費電流に制限が無ければ、「差動段」だけでそれなりにゲインとドライブ能力が高い回路に仕上げることができます。

  さらに、「出力段」を設けてしまうと「差動段」と「出力段」でそれぞれ 90 度ずつ位相が回り、合計で 180 度分の位相遅れが生じます。よって、負帰還をかけるときには位相補償が必要になってしまい、設計が面倒です。(簡単のために、図には位相補償用の容量を書いていません。)それでも、実際の設計では、MOS のサイズや消費電流に限りがある中でゲインとドライブ能力の高いオペアンプが必要とされることが多く、面倒な位相補償をしてでも2段構成をとることになります。

  

    

  さらに細かく、7 tr の2段アンプを分解していきます。差動段の5個の MOS は、「差動対」「電流ミラー対」「定電流源」の3つのパーツに分かれます。「差動対」は、2つの入力の電位差を検知する要素です。電位差を増幅するのが差動増幅回路の役割ですので、この「差動対」が差動段の主役となります。「差動対」で検知した電位差は、電流の差に変換されます。これは、MOS は電圧を電流に変換する素子だという特性がそのまま反映されているためです。よって、「差動対」を理解するためには、ゲート-ソースの電位差とドレイン電流の関係を表す例の数式を覚えておく事が必須です。すなわち、Ids = 1/2 μ Cox W/L (Vgs - Vth)^2 (1 + λ Vds) です。これは、どの参考書にものっていますので確認して下さい。ポイントは、MOS の gm(トランスコンダクタンス)を最大限に引き出すために、常に飽和領域で動作させることです。(これは後の章で詳しく述べます。)飽和領域では、前述の数式の通り、入力端子の電圧(ゲートの電圧)を2次関数的に電流に変換できるため、大きなゲインを得ることができます。つまり、MOS の飽和領域の動作を知っていれば「差動対」の動作を理解できます。例えば、「谷口CMOS」の第2章をよく読んで下さい。

  「定電流源」は、常に一定の電流を流し続けるパーツです。常に定電流を流すことで、幅広い電圧範囲で波形や特性にひずみがなく出力するために配置されています。Vbias という電位を外から与えて、その電位を変えることで定電流値を調整できるという仕組みです。オペアンプ回路の中だけで閉じずに外部の回路から電位を与えるという面倒なことをするのは、欲しい電流値を正確に作り出すのは難しいからです。製造工程上の Vth のばらつきや、温度と電源電圧によって依存してしまうため、出来るだけ正確な電流値にするために特別な回路(バイアス回路)が必要です。この回路は決してサイズが小さいとは言えないので、複数のアナログ回路の中で Vbias を共有して設計を楽にしよう、もしくは複数のアナログ回路の定電流値を揃えようというコンセプトによって、オペアンプ回路と分離してあります。詳しくは、「谷口CMOS」の第7章をご覧下さい。

  「電流ミラー対」は、差動段の動作を理解するために肝となるパーツです。きちんと飽和領域で動作しさえすれば、左右の MOS に同じ量の電流が流れます。しかし「差動対」では、電位差が電流の差に変換され、V- の電位が V+ より大きければ差動段の左の経路の電流が大きくなります。すると、両者の記述に矛盾が生じるように見えます。この矛盾は、「差動対」で出来た電流の差分を Vout に流し出すことで解決されます。結果として、入力電圧の差に応じた電流と電圧が出力されることになります。この電流ミラーはアナログ CMOS 回路の基本中の基本で、原理を理解することは難しくありません。しかし、2つの MOS の間で、正確に電流をミラーすることは簡単ではありません。電流ミラーの設計の大部分は、出来るだけ正確なミラーを実現するため、W/L の決定やレイアウトを工夫することに占められます。

  最後に残った出力段は、よくあるソース接地増幅段です。「谷口CMOS」で外観を掴んで下さい。定量的な計算やより詳しい理解のためには「CMOS Analog」もしくは「Razavi 応用編」がおすすめです。

  以上の7tr の2段アンプに必要な知識は、「MOS の基本特性」「電流ミラー」「ソース接地増幅段」です。オペアンプの動作を人に説明することを思い浮かべて各項目を勉強すると、深い理解が得られると思います。なお、7tr の2段アンプの設計では、位相補償がとても重要です。ただし、重要すぎてどの参考書にも詳しくのっていますので、ここでは割愛させていただきます。

 

 

オーバードライブ電圧と入出力範囲」へ

目次へ

戻る